Главная стр 1
скачать
Диодные схемы и, или, транзисторная схема не, диодно–транзисторная логика



Рис. 6.1. Диодная схема И


Если на входах А и В и С схемы И будут высокие уровни, то на выходе F будет высокий уровень. Если хотя бы на одном из входов будет ноль напряжения, то на выходе будет низкий уровень, близкий к нулю, отличающийся от него на величину падения напряжения на диоде Uпр.=0.5 B. Высокий уровень на выходе схемы И при высоких уровнях на всех входах будет в том случае, если R < Rн.


Рис. 6.2. Диодная схема ИЛИ

Если на входе А или В или С диодной схемы ИЛИ будет высокий уровень, то на выходе F также будет высокий уровень. Если же на всех входах будут низкие уровни, то и на выходе будет низкий уровень, но только при условии, обратном тому, которое предъявляется в схеме И, а именно R > Rн.

Рис. 6.3. Транзисторная схема НЕ и ее выходная характеристика.


Инвертирующий усилитель на транзисторе включен по схеме с общим эмиттером и кроме усиления сигнала реализует логическую функцию НЕ. Ток базы Iб.гр. для данного Uпит и данного Rк определяет границу между областью активного (усилительного) режима и областью насыщения транзистора. Чем больше базовый ток по отношению к Iб.гр. , то есть больше степень насыщения транзистора, тем больше потребуется времени для рассасывания заряда в базе транзистора после его закрывания.

Обеспечить выходное напряжение логического нуля достаточно низким, чтобы иметь какой–то запас от помех можно, если режим транзистора при логическом нуле на выходе устанавливать в области насыщения или вблизи ее. Транзисторы при изготовлении имеют большой разброс по усилению: в 3…5 раз. Выбирая номинал базового резистора Rб таким, чтобы при подаче на вход инвертора заданного U1вх.min даже транзисторы с минимальным усилением находились в области насыщения или вблизи ее, все остальные транзисторы с неминимальным усилением вводить в режим глубокого насыщения.



Рис. 6.4. Схема простейшего логического элемента диодно–транзисторной логики


При соединении входной диодной схемы И с выходным транзисторным инвертором получается одна из простейших логических микросхем. Диоды Д3, Д4 и цепь смещения Rсм., –Uсм. введены для обеспечения работоспособности и увеличения помехоустойчивости схемы при уровне логического нуля на входе.

Считаем что вход данного логического элемента подключен ко входу такого же логического элемента. Паспортные данные на такие ДТЛ микросхемы : U0вых.max = 0,5 В, прямое падение на входном диоде Uпр.д.max = 0,9 B. Следовательно при лог.0 на выходе предыдущего логического элемента и, соответственно, на входе данного логического элемента напряжение после входного диода в точке Х соединения анодов входных диодов может быть следующим:

U0X = U0вых.max + Uпр.д.max = 0,5 + 0,9 = 1,4 B.
Если бы не было диодов Д3 и Д4, то напряжение логического нуля U0X в точке Х, напрямую попадая на базу выходного транзистора, может быть слишком большим, чтобы этот транзистор закрылся, т.е. может быть так, что выходной транзистор не будет закрываться ни при логической единице ни при логическом нуле на его входе.

При наличии диодов Д3, Д4 и цепи смещения Rсм., –Uсм., ток, протекающий от точки Х через диоды Д3 и Д4 и резистор Rсм. к источнику смещения –Uсм., создает на этих диодах падение напряжения, равное двойному Uпр.д.max, т.е. Uпр. = 1,8 В. Напряжение на базе транзистора Uб при логическом нуле входе при этом будет ниже напряжения в точке Х на величину падения напряжения на открытых диодах Д3 и Д4 (исходя из направления тока в диодах), т.е.:


Uб = UX – 2 Uпр.д.max = 1,4 – 1,8 = – 0,4 В.
Поскольку для начала открывания транзистора n–p–n необходимо положительное напряжение хотя бы 0.1 В, можно считать, что у данной микросхемы статическая помехоустойчивость составит :
U0ПОМ = 0,1 – ( – 0,4) = 0,5 В.
Главные недостатки таких схем:

a) низкая нагрузочная способность Кразв.=5;

б) низкое быстродействие: t0,1зд.р. = 110 нс, t1,0зд.р. = 20 нс. Большая разница между задержками по фронтам 0,1 и 1,0 объясняется тем, что заряд емкости нагрузки логического элемента при закрывании выходного транзистора (фронт 0,1) происходит через коллекторный резистор Rк = 4 Ком, а разряд, – через открытый транзистор, имеющий существенно меньшее внутреннее сопротивление RОТКР, чем Rк (RК = 50 ... 130 Ом, а RОТКР  1 Ом).

Усовершенствование микросхем ДТЛ путем усложнения выходного инвертора, как показано на рис.6.5, позволило увеличить нагрузочную способность (Kразв. = 16) и быстродействие (t0,1 зд.р. = t1,0 зд.р. = 40 нс).



Рис. 6.5. Схема усовершенствованного логического элемента диодно–транзисторной логики


В этой схеме выходные транзисторы Т2 и Т3 собраны по двухтактной схеме (push–pull, – "тяни–толкай"). Они открываются поочередно. Транзистор T1 называют фазоразделительным. Низкоомный резистор Rк2 ограничивает импульс тока, протекающий через транзисторы Т2 и Т3 при переключении, когда один из этих транзисторов открывается, а второй, – закрывается.

Для анализа работы такого выходного каскада можно использовать следующий прием, – допустить, что в одном случае (при логической единице на обоих входах А и В) фазоинвертирующий транзистор представляет собой короткое замыкание между коллектором и эмиттером, как показано на рис. 6.6, а в другом состоянии этот транзистор представляет собой разрыв, т. е. его как бы нет, что показано на рис 6.7.



Рис. 6.6. Схема ДТЛ логического элемента при логических единицах на всех входах


В первом случае, показанном на рис.6.6, очевидно, что если не учитывать влияние верхнего выходного транзистора, то нижний выходной транзистор VT4 будет открыт. При этом напряжение на его коллекторе будет выше уровня нуля (хотя бы на долю вольта), следовательно и потенциал эмиттера верхнего выходного транзистора будет выше уровня нуля, выше уровня эмиттера нижнего выходного транзистора.

Поэтому можно считать, что для верхнего выходного транзистора напряжения на его базе будет недостаточно для его открывания, хотя этого напряжения и хватает для открывания нижнего выходного транзистора. Следовательно, верхний выходной транзистор будет закрыт, и не будет влиять на работу нижнего выходного транзистора, что подтверждает правильность сделанного выше предположения.



Следовательно, при логических единицах на всех входах ДТЛ логический элемент имеет на своем выходе напряжение логического нуля.

Рис. 6.7. Схема ДТЛ логического элемента при хотя бы одном логическом нуле на входах
Анализ работы схемы, приведенной на рис.6.7, еще более прост. Здесь сразу очевидно, что верхний выходной транзистор будет открыт, а нижний выходной транзистор, – закрыт.

Следовательно, при хотя бы одном логическом нуле на входах ДТЛ логический элемент имеет на своем выходе напряжение логической единицы.
скачать


Смотрите также:
Диодные схемы и, или, транзисторная схема не, диодно–транзисторная логика
59.28kb.
Различные форматы представления структурной схемы работ Организационная блок-схема
160.97kb.
Инструкция по эксплуатации, электрич схема. Любую документацию из приведенного списка за незначительную оплату вышлю в электронном виде Вам на ящик электронной почты
10.94kb.
Маркетинг на примере схемы факторы маркетинга раскройте кратко сущность маркетинга, как научной дисциплины
203.73kb.
Преобразователь «напряжение-ток» на основе схемы Хауленда
126.67kb.
Билет № Логика — наука о мышлении
2179.38kb.
Самостоятельная работа: «Конструирование логических схем в электронных таблицах»
56.91kb.
Математическая секция Стратегия игр
198.98kb.
Проектирование синхронной пересчетной схемы
247.12kb.
Дмитрий Смирнов: «Большие трудности и маленькие радости ярославского дубля»
141.72kb.
Логика переводится с древнегреческого как понятие, разум. Логика бывает объективной
351.47kb.
Программа годового курса «Численные методы решения задач математической физики»
55.05kb.