Главная стр 1
скачать

РТЭ, 3 Курс



Контрольные темы по 1 части курса
"ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ"





  1. Понятие о сигналах в радиоэлектронных устройствах. Непрерывные, импульсные и цифровые сигналы. Особенности цифровых устройств (ЦУ).

  2. Классификация ЦУ: последовательные, параллельные, комбинированные; комбинационные и последовательностные устройства.

  3. Основные логические операции: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ. Таблицы истинности операций и условное графическое обозначение логических элементов (ЛЭ). Способы представления логических функций (ЛФ): словесное описание, таблицы истинности, СДНФ, СКНФ, сокращенное описание ЛФ.

  4. Основные аксиомы и законы алгебры логики: коммутативные, ассоциативные, дистрибутивные, двойственности, поглощения, склеивания и др.

  5. Понятие минимизации ЛФ и ее необходимость. Минимизация ЛФ заданных в виде таблиц истинности, СДНФ и СКНФ при помощи карт Карно. Минимизация неполностью определенных ЛФ.

  6. Минимизация ЛФ заданных в виде таблиц истинности, СДНФ и СКНФ методом Квайна.

  7. Булевский базис, базисы Шеффера и Пирса. Понятие функционально полного базиса. Реализация основных логических операций И, ИЛИ, НЕ с помощью логических элементов И-НЕ, ИЛИ-НЕ.

  8. Типовые комбинационные устройства: дешифраторы, шифраторы, мультиплексоры, демультиплексоры. Классификация, таблицы истинности, условные графические обозначения. Принципы построения (на основе логических элементов) и использования при синтезе комбинационных схем. Каскадирование.

  9. Триггеры: назначение, классификация. Асинхронные и синхронные RS-триггеры. Одно- и двухступенчатые RS-триггеры. D-триггеры, Т-триггеры, JK-триггеры. Принципы построения, таблицы состояний, таблицы возбуждения, временные диаграммы функционирования.

  10. Регистры: параллельные, последовательные, последовательно-параллельные. Классификация, принципы построения, УГО.

  11. Счетчики: Классификация, принципы построения, УГО. Двоичные суммирующие и вычитающие счетчики с последовательным и параллельным переносом.

  12. Синтез синхронных и асинхронных последовательностных схем.

  13. Схемотехника и особенности применения ЛЭ КМОП и ТТЛ. Основные характеристики ЛЭ.

  14. Программируемые логические элементы (ПМЛ, ПЛМ, ПЛИС).



Контрольные темы по 2 части курса
"ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ"


1) Понятие микропроцессора (МП) и микропроцессорной системы (МС). Классификация МП (по разрядности, технологии, назначению, типу архитектуры, виду обрабатываемой информации, системе команд, числу ядер, числу выполняемых задач).


2) Структура типовой МП системы. Принципы построения и типовые структуры МС. Двухшинная (мультиплексная шина адреса - данных) и трехшинная архитектуры микроЭВМ. Шины адреса, данных и управления. Управление памятью и внешними устройствами. Типовые машинные циклы (чтения/записи, ввода/вывода). Структура типового микропроцессора. Понятие о языке Ассемблер. Назначение системы прерываний и прямого доступа к памяти. Организация пространств памяти и УВВ. Архитектура фон Неймана и Гарвардская архитектура микроЭВМ. Интерфейсы с общей шиной (ВВ, отображенный на память) и раздельной шиной. Синхронный и асинхронный обмен данными. Синхронизация МС. Циклы пуска и останова МС.
3) Основные характеристики и структура типового МП. Структурная схема МП (КР1821ВМ85 или другого по выбору студента). Организация регистровой памяти МП. Функциональная неоднородность регистров МП. Арифметико-логическое устройство. Регистр флагов. Организация стековой памяти. Счетчик команд. Интерфейс типового МП (шины адреса, данных и управления, сигналы готовности, сброса, запроса прерываний и прямого доступа к памяти). Временные диаграммы работы типового МП (на примере основных машинных циклов).
4) Система команд МП (на примере одного из изученных МП). Способы адресации МП (непосредственная, прямая, регистровая, косвенно-регистровая). Способы кодирования команд. Система команд микропроцессора: команды передачи данных, арифметические команды, логические команды, команды передачи управления, команды управления процессором.
5) Синхронизация работы МП. Командный, машинный циклы и микротакты. Примеры выполнения команд по машинным циклам и микротактам. Способы синхронизации работы МП и организации системного сброса.
6) Временные диаграммы типовых машинных циклов МП. Операции чтения/записи, ввода/вывода в двух и трехшинных архитектурах (принцип и временные диаграммы).
7) Система прерывания МП. Назначение и способы организации системы прерываний на основе МП КР1821ВМ85 (или другого по выбору) Понятие векторов прерываний и приоритетов обслуживания запросов. Программная реализация подсистемы обслуживания прерываний (команды, используемые для управления прерываниями и передачи управления при возврате из них). Порядок формирования запросов на прерывания. Маскируемые и немаскируемые прерывания. Радиальные и векторные прерывания. Временные диаграммы цикла подтверждения прерывания.
8) Особые режимы работы МП. Режим прямого доступа к памяти (ПДП): назначение и порядок формирования управляющих сигналов на примере разученных МП. Режим программного останова: назначение и реализация (цикл HALT). Начальная инициализация (сброс) МП.
9) Сопряжение МП с шинами МС. Буферизация шин МС. Буферные регистры, шинные формирователи.
10) Организация программно управляемого обмена. Принципы организации системы ввода-вывода (СВВ). Элементная база СВВ. Примеры организации простых портов ВВ.

12) Полупроводниковые запоминающие устройства. Классификация (по функциональному назначению, по способу хранения информации, по схемно-технологическому исполнению). Условное графическое обозначение. Типовая структура микросхем памяти. Функциональные узлы микросхем статических и динамических ОЗУ, ПЗУ. Интерфейс и временные диаграммы работы микросхем ОЗУ и ПЗУ. Искусственная энергонезависимость статических ЗУ. Способы регенерации микросхем динамических ОЗУ. Примеры подключения микросхем памяти к МС.


13) Дешифрация адресного пространства МС. Понятие адресного пространства. Методы дешифрации адресов (полная или частичная). Селекторы адреса (СА): назначение и требования к их реализации. Различные схемотехнические варианты построения СА (привести примеры): с использованием МС логических элементов, дешифраторов, компараторов кодов. Сравнительные характеристики различных способов построения СА. Построение СА на основе заданного разделения адресного пространства.
14) Структура процессорного модуля (центральной части микропроцессорной системы) на базе типового МП (структурная схема с использованием типовых функциональных модулей). Структура процессорного модуля на базе рассмотренного МП.






скачать


Смотрите также:
Контрольные темы по 1 части курса "цифровые устройства и микропроцессоры"
45.16kb.
Курсовой проект по курсу: Цифровые устройства и Микропроцессоры
65.35kb.
Курсовой проект по курсу: Цифровые устройства и Микропроцессоры
65.25kb.
Контрольные вопросы (основные сведения о компьютерах и программах)
374.01kb.
Лабораторная работа №9 цифровые системы
47.38kb.
Периферийных устройств
46.93kb.
Основные цели программы
55.79kb.
Контрольные билеты теоретической части конкурса профмастерства по профессии
55.8kb.
Устройства вывода
33.59kb.
Тематическое планирование Разделы и темы программы Количество часов Из них практические контрольные
280.94kb.
Классификация и условные обозначения стыков (интерфейсов) цифровых станций местных телефонных сетей ост 45. 68-96
273.7kb.
Вопросы к экзамену по II части курса "Гражданское право"
18.53kb.