Главная стр 1
скачать


Министерство образования Российской Федерации
Курский государственный технический университет
Кафедра ВТ

Курсовой проект по дисциплине «Организация ЭВМ»


Выполнил: ст. гр. ВМ- 72 Монаев Д.В.


Принял: доцент кафедры ВТ Жмакин А. П.




Курск – 2000



Задание.
Разработать вычислительное устройство с параметрами, заданными в таблице.





варианта

Разрядность


ОЗУ

Разрядность


шины данных

Разрядность

данных

Объем


ОЗУ, кб

Формат


команд

Способ


адресаци

12


32

32

16

128

SS, SI

прямая,

косвенная,

непосредственная



1. Содержание.



1. Содержание………………………………………………………………….

3

2. Введение……………………………………………………………………..

4

3. Разработка общей структуры ЦВМ………………………………………..

5

4. Проектирование центрального устройства управления………………….

6

4.1. Разработка форматов команд………………………………………….

6

4.2. Разработка операционного автомата………………………………….

9

5. Проектирование арифметико-логического устройства…………………..

10

5. 1. Разработка алгоритмов арифметико-логических операций………...

10

5.1.1. Алгоритм сложения/вычитания………………………………...

10

5.1.2. Алгоритм произведения…………………………………………

11

5.1.3. Алгоритм деления……………………………………………….

12

5.1.4. Алгоритм логических операций………………………………...

13

5. 2. Микропрограммы АЛУ………………………………………………..

16

6. Проектирование ОЗУ……………………………………………………….

19

7. Заключение………………………………………………………………….

20

8. Литература…………………………………………………………………..

21

9. Приложение…………………………………………………………………

22


2. Введение.

В настоящее время существуют две тенденции в проектировании средств вычислительной техники: во-первых, разработка устройств специализированных ЭВМ на основе микропроцессорных средств, во-вторых, реализация ЭВМ с использованием СБИС программируемых логических матриц, матриц программируемых логических элементов и базовых матричных кристаллов. Построение ЭВМ на СБИС связано не только с комплексированием микропроцессорных средств в систему, что отражает первую тенденцию проектирования, но и с применением современных методов логического синтеза арифметико логических и управляющих устройств, размещаемых на СБИС, а также методов оценки результатов проектирования. В связи с чем подготовка инженера-системотехника по специальности ЭВМ, комплексы, системы и сети включает вопросы изучения методики логического проектирования ЭВМ и самостоятельную разработку устройств машины в рамках дисциплины «Организация ЭВМ, комплексов систем и сетей».

Целью курсового проектирования является освоение методики проектирования и разработки операционных и управляющих устройств ЭВМ, а также подкотовки технической документации на эти устройства.

3. Разработка общей структуры ЦВМ.
Разрядность шины адреса вычисляем из разрядности и емкости ОЗУ. Рассчитаем разрядность шины адреса по формуле , где N – емкость ОЗУ. Получим: !!!,

Разрядность ОЗУ=32 = 4байта. То есть можно адресовать 215 бит. Получаем разрядность шина адреса 16 бит.


ШД(0:15)










ОЗУ

A

B


ЦУУ


ВУ

чт ВУ


Гот


АЛУ


С

зп ВУ








ША(0:15)



4. Проектирование центрального устройства управления

4.1. Разработка форматов команд
Команда состоит из нескольких частей или полей, имеющих определенное функциональное назначение. Она в общем случае состоит из операционной и адресной частей. Операционная часть содержит код операции (КОП), который задает вид операции. Адресная часть команды содержит информацию об адресах операндов и результата операции, а в некоторых случаях информацию об адресе следующей команды.

Структура команды определяется составом, назначением и расположением полей в команде. Форматом команды называют ее структуру с разметкой номеров разрядов (бит), определяющие границы отдельных полей команды, или с указанием числа бит в определенных полях.




0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16



31

32



47

ПФ1

ПФ2

КОП

***

п/к

п/к

S1

S2

ПФ1

ПФ2

КОП

***

S

I

ПФ1

***

КОП

№ усл

инв усл

***

A




ПФ1

***

КОП

№ усл

инв усл

***



*** - эта часть не используется.



Таблица команд.


ПФ1

ПФ2

КОП

усл

инв усл

Команда

Мнемо-ника

Семан-тика

01

23

456

78

9










1

2

3

4

5

6

7

8

10

00

000

**

**

Сложение

ADD

S1+I2->S1







001







Умножение

MUL

S1*I2->S1







010







Деление

DIV

S1/I2->S1







011







Вычитание

SUB

S1-I2->S1







100







Конъюнкция

AND

S1I2->S1







101







Дизъюнкция

OR

S1I2->S1







110







Икслюч. «или»

XOR

S1I2->S1







111







Пересылка

MOV

I2 -> S1




11

111







Загрузка SP

MOVS

I2 -> SP

10

01

000

**

**

Сложение

ADD

'S1+'S2->S1







001







Умножение

MUL

'S1*'S2->S1







010







Деление

DIV

'S1/'S2->S1







011







Вычитание

SUB

'S1-'S2->S1







100







Конъюнкция

AND

'S1'S2->S1







101







Дизъюнкция

OR

'S1'S2->S1







110







Икслюч. «или»

XOR

'S1'S2->S1







111







Пересылка

MOV

'S2 -> 'S1

01

**

000

11

0

Безусл. переход

JMP

S -> СчК










00

0

Переход Z=1

JZ

S -> СчК










00

1

Z=0

JNZ

S -> СчК










01

0

S=0

JS

S -> СчК










01

1

S=1

JNS

S -> СчК










10

0

OV=0

JOV

S -> СчК










10

1

OV=1

JNOV

S -> СчК

01

**

001

11

0

Вызов подпрограммы

CALL

PC -> M(SP)

SP:=SP-1


PC <- A










00

0

Z=1

CZ













00

1

Z=0

CNZ













01

0

S=0

CS













01

1

S=1

CNS













10

0

OV=0

COV













10

1

OV=1

CNOV







1

2

3

4

5

6

7

8

00

**

001

11

0

Возврат из подпрограммы

RET

SP:=SP+1

PC <- M(SP)












00

0

Z=1

RZ













00

1

Z=0

RNZ













01

0

S=0

RS













01

1

S=1

RNS













10

0

OV=0

ROV













10

1

OV=1

RNOV










010

**

*

Пустая команда

NOP

-







011







Останов

HLT

-







100







Разрешение прер-я

EI

FL=0







101







Запрет прер-я

DI

FL=1



4. 2. Разработка операционного автомата.

ШД(0:15)





0

47

А


B

РгА

РгК

АЛУ


0…9

14…15

16…31

32…47

C




УА












SP


PC

+1

+1

-1









ША(0:15)

Операционный автомат состоит из регистра команд, счетчика команд, указателя стека, регистра адреса. С шины данных команда читается в регистр команд. Управляющий автомат анализирует формат команды и код операции. В зависимости от КОП выполняется команда. После ее выполнения к счетчику команд прибавляют единицу.



5. Проектирование арифметико-логического устройства
5. 1. Разработка алгоритмов арифметико-логических операций
Разрядность регистров АЛУ А, В, С равна 16 бит. Результат для операций сложения, вычитания, AND, OR, XOR получается за один такт автомата. Операции умножения и деления требуют нескольких тактов. Приведем ниже алгоритмы этих операций.
5.1.1. Алгоритм сложения/вычитания



Fl(ov):=0







0

B[0]:=B[0]



1









1

0



C:=A+B

Fl(c):=c


C:=A+B+1







1

1

0

0


Fl(ov):=1



C:=B+A+1

C[0]:=B[0]


C[0]:=A[0]













5.1.2. Алгоритм умножения
Для операции умножения в регистр A помещается множимое, в регистр B множитель, в регистре C мы получаем результат - произведение. Младшим будем считать пятнадцатый разряд.



C:=0


СЧ:=15









0


1


C:=C+A[1:15]






B[1:15]:=R1(C[15].B[1:14])

C:=R1(0.C)

СЧ:=СЧ-1






0





1



0




1

C:=C+1





C[0]:=A[0]B[0]





5.1.3. Алгоритм деления
При выполнении операции деления в регистр A содержит делимое, B делитель, C остаток (частное). Ниже приведен алгоритм деления целых чисел без восстановления остатка.


C:=A[1:15]

A[1:15]:=B[2:16]






1





0

C:=L1.A[1:15]+1



0





1

C:=L1(C.0)

CЧ:=15

Fl(C):=1









0

1

C:=C+A[1:15]



C:=C+L1.A[1:15]+1





B[1:16]:=L1(B[1:16].C[0])

C:=L1(C.0)

CЧ:=СЧ-1



0

1

C[1:15]:=B[1:15]


0

1


C:=C+1







C[0]:=A[0]B[0]







5.1.4. Алгоритм логических операций
Данный алгоритм служит для выполнения следующих логических операций: AND, OR, XOR. КОП – код операции, то есть выбирается какая из перечисленных логических операций будет выполняться.

AND

XOR

OR


Закодируем функциональные вершины блок-схемы через yn, а логические через xn. Результаты кодирования представлены в таблице 4.

Таблица 4



yn

Микрооперация

xn

Условие

Сложение-вычитание

y1

Fl(ov):=0

x1

A[0]=B[0]

y2

B[0]:=B[0]

x2

C[0]

y3

C:=A+B







y4

Fl(c):=cf







y5

C:=A+B+1







y6

Fl(ov):=1







y7

C[0]:=A[0]







y8

C:=B+A+1







y9

C[0]:=B[0]







Умножение-деление

y10

C:=0

x3

B[15]

y11

СЧ:=15

x4

СЧ=0

y12

C:=C+A[1:15]

x5

B[1]

y13

B[1:15]:=R1(C[15].B[1:15])

x6

A=0

y14

C:=R1(0.C)

x7

C[0]

y15

СЧ:=СЧ-1

x8

B[16]

y16

С:=С+1







y17

C[0]:=A[0]B[0]







y18

C:=A[1:15]







y19

A[1:15]:=B[2:16]







y20

C:=C+11.A[1:15]+1







y21

C:=L1(C.0)







y22

B[1:16]:=L1(B[1:16].C[0])







y23

C[1:15]:=B[1:15]







y24

C:=C+1







Логические операции

y25

C:=AB







y26

C:=AB







y27

C:=AB







y28

C:=B







yk

Конец







С учетом кодирования, можно перерисовать выше приведенные алгоритмы операций в объединенную блок-схему. Объединенная и закодированная ГСА приведена на рисунке 10.

Рисунок 10


y1












Сложение

Деление


Умножение

y18 y19




y10 y11

y2




Вычитание


y20


y28

y12

y3 y4

y5

y13 y14 y15






y11 y21

y7


y6

y8 y9







y20


y12

y16


AND





y17

y15 y21 y22

OR

y26


y1 y2

XOR

y27


y25

y23







y24




y17










5. 2. Микропрограммы АЛУ
Разбиваем множество микроопераций Y на три непересекающихся подмножества Y1, Y2, Y3.
Y1={y3,y6,y9,y13,y16,y19,y20,y21,y27};

Y2={y1,y4,y7,y10,y14,y18,y22,y24,y26,yk};



Y3={y2,y5,y8,y11,y12,y15,y17,y23,y25,y28};
Множество логических условий X, состоит из восьми элементов:
X={x1,x2,x3,x4,x5,x6,x7,x8}
Исходя из результатов разбиений, можно сделать вывод о том, что кодирование микроопераций и логических условий нужно выполнить четырехразрядным кодом. Результаты кодирования приведены в таблице. Форматы микрокоманд приведены ниже.






Y1

Y2

Y3




X

0000

*

*

*

0000

*

0001

y3

y1

y2

0001

x1

0010

y6

y4

y5

0010

x2

0011

y9

y7

y8

0011

x3

0100

y13

y10

y11

0100

x4

0101

y16

y14

y12

0101

x5

0110

y19

y18

y15

0110

x6

0111

y20

y22

y17

0111

x7

1000

y21

y24

y23

1000

x8

1001

y27

y26

y25




1010




yk

y28



0

1

2

3

4

5

6

7

8

9

10

11

12

0

Y1

Y2

Y3








































1

X

Адрес

*

*

Таким образом, регистр микрокоманд выбираем разрядностью в два байта. Емкость ПЗУ МК составит 128 байт. На рисунке показана структура управляющего автомата с программируемой логикой.


A нач








x1

x8



MS

ДШ


ДШ

ДШ


1


ОЕ

ОЕ

ОЕ

a1

a2

a3








1


9

8

5

4

12

0

oe

0


Y1

Y3

Y2


1


X

A





1

4

5

122






1


ПЗУ МК



Сч Амк

+1





ГТИ






R

S


Q

Готов

Пуск АЛУ



Рассмотрим пример кодирования ПЗУ МК для операции сложения. Естественной адресацией МК будем считать выполнение МП по истиной ветви алгоритма (т.е. там, где значение логического условия равно 1). На рисунке приведена граф-схема алгоритма операции сложения, а также фрагмент кода ПЗУ МК для операции сложения.







0010




y3 y4


y5

0014

0011





0015

0012





0016

y6


y7

y8

0017

0013








0018


Адрес

Код

0010




0011




0012




0013




0014




0015




0016




0017




0018





  1. Проектирование ОЗУ.

Согласно варианту задания разрядность ОЗУ 32 бита, а разрядность шины данных и данных – 32 битa.

Приведем структурную схему ОЗУ.

ШД(0:15)



MS


Ao

Накоп


32K x 32

DC






15




DMS


16




ША(0:15)



7. Заключение.
В процессе выполнения курсового проекта по дисциплине «Организация ЭВМ, комплексов, систем и сетей» было разработано вычислительное устройство в соответствии с вариантом задания. Была спроектирована структура вычислительного устройства, алгоритм командного цикла, операционный автомат АЛУ, проведена кодировка управляющего автомата АЛУ, построено ОЗУ. Необходимые документы оформлены в соответствии с ГОСТ. Разработка настоящего проекта помогла закрепить полученные знания по соответствующей дисциплине, а также получить необходимые навыки при проектировании вычислительных устройств.


  1. Литература.




  1. Майоров С. А., Новиков Г. И. «Структура электронных вычислительных машин». Л.: Машиностроение. Ленингр. отд-ние, 1979. – 384 с.: ил.

  2. Баранов С. И. «Синтез микропрограммных автоматов». Л.: Энергия, 1974. – 216 с.: ил.

  3. Н. Г. Соловьев. «Арифметические устройства ЭВМ». М.: Энергия, 1978. – 176с.: ил.

  4. Б. М. Каган. «Электронные вычислительные машины и системы». М.: Энергоиздат, 1991. – 592 с.: ил.

  5. Колосков В. А. «Методические указания к курсовому проекту по дисциплине: Организация ЭВМ, комплексов и систем». Курск, 1996. 21 с.


9. Приложение.


скачать


Смотрите также:
Курсовой проект по дисциплине «Констуирование и производство эвм»
267.37kb.
Курсовой проект по дисциплине «Организация эвм»
321.97kb.
Курсовой проект по дисциплине «Организация эвм»
258.6kb.
Курсовой проект по дисциплине «Структуры и организация данных в эвм»
152.01kb.
Курсовой проект «Организация работ по возведению земляного полотна»
41.4kb.
Курсовой проект По дисциплине: "Аппаратные средства вычислительной техники" Фёдоров Кирилл Викторович группа 2896
138.11kb.
Вопросы к экзамену по курсу " Организация ЭВМ и систем. Организация ЭВМ."
44.33kb.
Вопросы к экзамену по курсу " Организация ЭВМ и систем. Организация ЭВМ."
47.15kb.
Вопросы к экзамену по курсу " Организация ЭВМ и систем. Организация эвм"
54.17kb.
Курсовой проект по мпс проектирование специализированных ЭВМ студент гр. Вм-72 Монаев Д. В
87.73kb.
Вопросы по дисциплине " Организация ЭВМ и систем "
15.79kb.
Вопросы по дисциплине " Организация ЭВМ и систем "
16.87kb.